国产无套粉嫩白浆在线精品小说,一本久道久久综合无码中文,啊啊啊啊啊啊撕在线观看视频,五月丁香六月香综合激情
您好~歡迎光臨深圳市宏力捷電子有限公司網(wǎng)站!
一站式PCBA服務(wù)提供商
郵件詢價(jià):
sales88@greattong.com
電話咨詢:
0755-83328032
QQ在線

張經(jīng)理:深圳宏力捷PCB設(shè)計(jì)服務(wù)QQ

陳經(jīng)理:深圳宏力捷PCB抄板服務(wù)QQ

葉經(jīng)理:深圳宏力捷PCB制板服務(wù)QQ

王經(jīng)理:深圳宏力捷PCBA/OEM服務(wù)QQ

PCB上FPGA的同步開(kāi)關(guān)雜訊分析

發(fā)布時(shí)間 :2017-10-10 09:25 閱讀 : 來(lái)源 :技術(shù)文章責(zé)任編輯 :深圳宏力捷PCB設(shè)計(jì)部
今天的CMOS技術(shù)能讓一顆FPGA元件擁有多個(gè)I/O介面。同時(shí),近幾年來(lái),低功耗也已開(kāi)始成為高速I/O介面的主流概念。降低功耗的最有效途徑就是降低電壓,而電壓降低就會(huì)導(dǎo)致I/O介面所允許的雜訊余量變小。因此,對(duì)FPGA用戶而言,量化晶片、封裝和PCB環(huán)境下的系統(tǒng)級(jí)同步開(kāi)關(guān)雜訊(SSN)就顯得十分必要。
 
本文對(duì)SSN進(jìn)行了系統(tǒng)性介紹,著重介紹由FPGA輸出緩沖導(dǎo)致的SSN。這種雜訊通常被稱為同步開(kāi)關(guān)輸出雜訊(SSO),與輸入緩沖導(dǎo)致的SSN不同。本文介紹了系統(tǒng)級(jí)SSO的成因,并提出了一種分層的系統(tǒng)級(jí)SSO建模方法。同時(shí),本文還講解了如何將SSO模型與頻域和時(shí)域測(cè)量關(guān)聯(lián),并提出幾種減少SSO的PCB設(shè)計(jì)方法。
 
系統(tǒng)級(jí)SSO的形成機(jī)制
帶FPGA的PCB是一個(gè)復(fù)雜的系統(tǒng),可將其分為包含主動(dòng)電路的晶片部份、具有嵌入式被動(dòng)元件的支撐走線的封裝部份,以及為FPGA與外部提供連接的電路板部份。在此類系統(tǒng)中,要想弄清晶片內(nèi)部的雜訊特性很困難。因此,對(duì)與FPGA相連的PCB走線近端和遠(yuǎn)端的SSO進(jìn)行量化就顯得很有價(jià)值。有兩大因素會(huì)造成SSO:電源分配網(wǎng)路(PDN)的阻抗和開(kāi)關(guān)I/O之間的互感藕合。
 
從系統(tǒng)的角度來(lái)說(shuō),PDN中包含晶片級(jí)、封裝級(jí)和板卡級(jí)的元件,這些元件共同為CMOS電路供電。當(dāng)一定數(shù)量的CMOS輸出驅(qū)動(dòng)電路同時(shí)打開(kāi)時(shí),就會(huì)有很大電流瞬間涌入PDN的感性電路元件中,產(chǎn)生一個(gè)delta-I壓降?;ミB結(jié)構(gòu)會(huì)產(chǎn)生寄生電感,如球柵陣列封裝上的電源焊球和PCB中的電源過(guò)孔。這種快速變化的電流還會(huì)在電源/接地平面對(duì)之間激勵(lì)起放射狀的電磁波,電磁波從PCB的平面邊緣反射回來(lái),在電源/接地平面之間產(chǎn)生諧振,因而導(dǎo)致電壓波動(dòng)。
 
造成SSO的另一個(gè)重要原因是互感藕合,尤其是在晶片封裝/PCB邊沿周圍產(chǎn)生的互感藕合。晶片BGA封裝上的焊球與PCB上的過(guò)孔都屬于緊藕合的多導(dǎo)線結(jié)構(gòu)。每個(gè)I/O焊球及其相應(yīng)的PCB過(guò)孔與離它最近的接地焊球和接地過(guò)孔構(gòu)成一個(gè)閉合回路。當(dāng)多個(gè)I/O埠的狀態(tài)同時(shí)發(fā)生變化時(shí),會(huì)有瞬態(tài)I/O電流流過(guò)這些訊號(hào)回路。這種瞬態(tài)I/O電流又會(huì)產(chǎn)生時(shí)變的磁場(chǎng),并侵入鄰近的訊號(hào)回路造成感應(yīng)電壓雜訊。
 
一個(gè)優(yōu)秀的SSO模型應(yīng)能展現(xiàn)SSO的基本形成機(jī)制。圖1為一個(gè)用于預(yù)測(cè)PCB中SSO的分層模型。在晶片級(jí),我們需要的是能在有限復(fù)雜度下提供電源線和訊號(hào)線上精確電流分佈的輸出緩沖模型。在封裝級(jí),為簡(jiǎn)單起見(jiàn),可利用建模工具分別得到PDN模型和訊號(hào)藕合模型,但應(yīng)謹(jǐn)慎考慮PDN和訊號(hào)藕合模型之間的相互影響。這兩個(gè)模型連接了晶片封裝上凸點(diǎn)端的輸出緩沖模型和焊球端的PCB級(jí)模型。PCB的PDN模型通常包含電源/接地平面和其上的大容量/去藕電容,而PCB的訊號(hào)藕合模型中則包含一個(gè)緊藕合的過(guò)孔陣列和不同訊號(hào)層上的松藕合訊號(hào)走線。這兩個(gè)PCB級(jí)模型的交互效應(yīng)出現(xiàn)在PCB過(guò)孔陣列中,感性串?dāng)_正是從這里將雜訊帶入PDN模型,delta-I雜訊反過(guò)來(lái)會(huì)降低I/O訊號(hào)品質(zhì)。這種分層建模方法合理地保持了模擬精密度,同時(shí)也提高了此類復(fù)雜系統(tǒng)的運(yùn)算效率。
 
帶FPGA的PCB的SSO模型示意圖
圖1:帶FPGA的PCB的SSO模型示意圖。
 
透過(guò)PCB設(shè)計(jì)減少SSO
以下將針對(duì)搭載了FPGA的印刷電路板介紹兩種以SSO產(chǎn)生機(jī)制來(lái)減少SSO的基本設(shè)計(jì)方法。
 
1. 減少感性藕合的設(shè)計(jì)方法
模擬結(jié)果顯示,晶片封裝/PCB介面上的感性藕合是導(dǎo)致SSO波形中高頻尖峰的元兇。一個(gè)大小為t×d的訊號(hào)回路由一個(gè)訊號(hào)過(guò)孔和距其最近的接地過(guò)孔組成,這個(gè)回路的大小就代表著了感性藕合的強(qiáng)弱,如圖2所示。I/O干擾回路的面積越大,產(chǎn)生的磁場(chǎng)就越容易侵入鄰近的被干擾回路。被干擾I/O訊號(hào)回路的面積越大,也就更容易受其他I/O回路干擾。因此,要降低串?dāng)_和參數(shù)t,設(shè)計(jì)中就應(yīng)注意采用較薄的PCB,而且PCB上的關(guān)鍵I/O應(yīng)從較淺的訊號(hào)層引出。同時(shí),設(shè)計(jì)師還可透過(guò)縮短I/O過(guò)孔與接地過(guò)孔之間的距離來(lái)減少串?dāng)_。在圖中所示的設(shè)計(jì)中,設(shè)計(jì)師專門將一對(duì)I/O焊盤(pán)連到了地平面和VCCIO平面,以減少干擾接腳和被干擾接腳相應(yīng)的訊號(hào)回路面積。
 
訊號(hào)回路的示意圖
圖2:訊號(hào)回路的示意圖。
 
為評(píng)估本方法的有效性,我們對(duì)FPGA I/O Bank1和Bank2進(jìn)行了兩次測(cè)量,如圖3所示。這兩個(gè)Bank中的所有I/O埠都配置為電流強(qiáng)度12mA的LVTTL 2.5V介面,并透過(guò)50Ω帶狀線與10pF的電容端接。
 
I/O Bank 1和I/O Bank 2的接腳映射圖
圖3:I/O Bank 1和I/O Bank 2的接腳映射圖。
 
在Bank1中,接腳AF30是被干擾接腳。在FPGA設(shè)計(jì)中,將W24、W29、AC25、AC32、AE31和AH31這6個(gè)接腳透過(guò)編程設(shè)置為邏輯‘0’,它們透過(guò)過(guò)孔連接到PCB的接地平面。U28、AA24、AA26、AE28和AE30這5個(gè)接腳則透過(guò)編程設(shè)置為邏輯‘1’,并連接到PCB的VCCIO平面。其他68個(gè)I/O埠以10MHz頻率同時(shí)發(fā)生狀態(tài)轉(zhuǎn)換,因此是產(chǎn)生干擾的接腳。為了進(jìn)行比較,Bank2中沒(méi)有將W24、W29、AC25、AC32、AE31、AH31、U28、AA24、AA26、AE28和AE30這些I/O透過(guò)編程設(shè)置為接地腳或VCCIO腳,只是將其空置,其他68個(gè)I/O仍然同時(shí)開(kāi)關(guān),如圖3所示。
 
實(shí)驗(yàn)測(cè)試顯示Bank1中AF30上的地彈(ground bounce)已比Bank 2中的G30降低了17%,電壓下陷(power sag)也減少了13%。模擬結(jié)果也驗(yàn)證了這一改善。由于可編程接地接腳的出現(xiàn)縮短了干擾回路和被干擾回路的距離d,因此SSO的減少是預(yù)料中的,如圖2所示。然而,由于晶片封裝中的訊號(hào)回路面積無(wú)法減少,所以改善程度也有限。
 
2. 透過(guò)合理設(shè)計(jì)減少PDN阻抗
PCB上介面處VCCIO和接地接腳之間的阻抗,是評(píng)估一顆FPGA晶片PDN性能的最重要標(biāo)淮。透過(guò)采用有效的去藕策略,并使用較薄的電源/接地平面對(duì)可減少這一輸入阻抗。但最有效的方法還是縮短將VCCIO焊球連接至VCCIO平面的電源過(guò)孔的長(zhǎng)度。而且,縮短電源過(guò)孔也會(huì)減少其與鄰近接地過(guò)孔構(gòu)成的回路,使這一回路較不易受干擾I/O回路狀態(tài)變化的影響。因此,設(shè)計(jì)時(shí)應(yīng)將VCCIO平面安排在離PCB頂層更近的位置。
 
本文小結(jié)
本文對(duì)裝有FPGA的PCB上的同步開(kāi)關(guān)雜訊模擬進(jìn)行了全面分析。分析結(jié)果顯示,封裝和PCB介面上的串?dāng)_與封裝和PCB上的PDN阻抗分佈是SSO的兩個(gè)重要成因。
 
相關(guān)模型適用于幫助PCB設(shè)計(jì)師減少SSO,實(shí)現(xiàn)更優(yōu)秀的PCB設(shè)計(jì)。文中還介紹了幾種降低SSO的方法。其中,合理分配訊號(hào)層并充分利用可編程的接地/電源接腳可幫助減少PCB級(jí)的感性串?dāng)_,將VCCIO安排在PCB迭層中較淺的位置也可降低PDN阻抗。


深圳宏力捷推薦服務(wù):PCB設(shè)計(jì)打樣 | PCB抄板打樣 | PCB打樣&批量生產(chǎn) | PCBA代工代料

微信咨詢PCBA加工業(yè)務(wù)


馬上留言咨詢,工作人員將第一時(shí)間與您取得聯(lián)系,請(qǐng)耐心等待!

公司名稱: ?*
姓名: ?*
電話: ?*
郵箱: ?*
留言內(nèi)容:
?
網(wǎng)站首頁(yè) PCB二次開(kāi)發(fā) PCB設(shè)計(jì) 電路板制作 PCBA代工代料 產(chǎn)品中心 關(guān)于我們 聯(lián)系我們 網(wǎng)站地圖 English
国产无套粉嫩白浆在线精品小说,一本久道久久综合无码中文,啊啊啊啊啊啊撕在线观看视频,五月丁香六月香综合激情