本文討論了串?dāng)_的組成，并向讀者展示了如何利用Tektronix的TDS8000B系列采樣示波器或CSA8000B系列通訊訊號分析儀來測量單面PCB板上的串?dāng)_。

 

隨著通訊、視訊、網(wǎng)路和電腦技術(shù)領(lǐng)域中數(shù)位系統(tǒng)的執(zhí)行速度日益加速，對此類系統(tǒng)中的印刷電路板(PCB)的品質(zhì)要求也越來越高。早期的PCB設(shè)計在面臨訊號頻率日益增高和脈沖上升時間日益縮短的情況下，已無法保證系統(tǒng)性能和工作要求。在目前的PCB設(shè)計中，我們必須利用傳輸線理論對PCB及其組件(邊緣連接器、微帶線和零組件插座)進行建模。只有充分了解PCB上串?dāng)_產(chǎn)生的形式、機制和后果，并采用相應(yīng)技術(shù)最大程度地加以抑制，才能幫助我們提高包含PCB在內(nèi)的系統(tǒng)的可靠性。本文主要圍繞PCB設(shè)計展開，但相信文中所討論的內(nèi)容也有助于電纜和連接器的表徵等其它應(yīng)用場合使用。

 

PCB設(shè)計師之所以關(guān)心串?dāng)_這一現(xiàn)象，是因為串?dāng)_可能造成以下性能方面的問題：噪音電平升高；有害尖峰突波；數(shù)據(jù)邊沿抖動；意外的訊號反射。

 

這幾個問題中哪些會對PCB設(shè)計有所影響取決于多方面因素，如板上所用邏輯電路的特性、電路板的設(shè)計、串?dāng)_的模式(反向或前向)以及干擾線和被干擾線兩邊的端接情況。本文提供的資訊可協(xié)助讀者加深對串?dāng)_的認識和研究，減少串?dāng)_對設(shè)計影響。

 

為了盡可能減少PCB設(shè)計中的串?dāng)_，我們必須在容抗和感抗之間尋找平衡點，力求達到額定阻抗值，因為PCB的可制造性要求傳輸線阻抗得到良好控制。在電路板設(shè)計完成之后，板上的元件、連接器和端接方式?jīng)Q定了哪種類型的串?dāng)_會對電路性能產(chǎn)生多大的影響。利用時域測量方法，透過計算拐點頻率和理解PCB串?dāng)_(Crosstalk-on-PCB)模型，可以幫助設(shè)計人員設(shè)置串?dāng)_分析的邊界范圍。

 

時域測量方法

為了測量與分析串?dāng)_，可采用頻域技術(shù)觀察頻譜中時脈的諧波分量與這些諧波頻率上EMI最大值之間的關(guān)系。不過，對數(shù)位訊號邊沿(從訊號電平的10%上升到90%所用的時間)進行時域測量也是測量與分析串?dāng)_的一種方法，而且時域測量還有以下優(yōu)點：數(shù)位訊號邊沿的變化速度，或者說上升時間，直接展現(xiàn)了訊號中每個頻率成分有多高。因此，由訊號邊沿定義的訊號速度(即上升時間)也能夠幫助揭示串?dāng)_的機制。而上升時間可直接用于計算拐點頻率。本文將使用上升時間測量方法對串?dāng)_進行闡述和測量。

 

為保證一個數(shù)位系統(tǒng)能可靠工作，設(shè)計人員必須研究并驗證電路設(shè)計在拐點頻率以下的性能。對數(shù)位訊號的頻域分析顯示，高于拐點頻率的訊號會被衰減，不會對串?dāng)_產(chǎn)生實質(zhì)影響，而低于拐點頻率的訊號所包含的能量足以影響電路工作。拐點頻率透過下式計算：

fknee = 0.5/ trise

 

PCB串?dāng)_模型

本節(jié)提供的模型為不同形式串?dāng)_的研究提供了一個平臺，并闡明了兩條微帶線之間的互阻抗是如何在PCB上造成串?dāng)_的。圖1是一個概念性的互阻抗模型?；プ杩寡刂鴥蓷l走線呈均勻分佈。串?dāng)_在數(shù)位閘電路向串?dāng)_線打出上升沿時產(chǎn)生，并沿著走線進行傳播：

 

圖1：PCB上兩根走線之間的互阻抗。

 

1. 互電容Cm和互電感Lm都會向相鄰的被干擾線上藕合或‘串?dāng)_’一個電壓。

2. 串?dāng)_電壓以寬度等于干擾線上脈沖上升時間的窄脈沖形式出現(xiàn)在被干擾線上。

3 在被干擾線上，串?dāng)_脈沖一分為二，然后開始向兩個相反的方向傳播。這就將串?dāng)_分成了兩部份：沿原干擾脈沖傳播方向傳播的前向串?dāng)_和沿相反方向向訊號源傳播的反向串?dāng)_。

 

串?dāng)_類型與藕合機制

根據(jù)前面討論的模型，下面將介紹串?dāng)_的藕合機制，并討論前向和反向這兩種串?dāng)_類型。

 

電容藕合機制。是電路中的電容引起的干擾機制，包括有：干擾線上的脈沖到達電容時，會透過電容向被干擾線上藕合一個窄脈沖；該藕合脈沖的振幅由互電容的大小決定；然后，藕合脈沖一分為二，并開始沿被干擾線向兩個相反的方向傳播。

 

電感或變壓器藕合機制。是電路中的電感所引起的干擾，包括：在干擾線上傳播的脈沖將對呈現(xiàn)電流尖峰的下個位置進行充電；這種電流尖峰會產(chǎn)生磁場，然后在被干擾線上感應(yīng)出電流尖峰來；變壓器會在被干擾線上產(chǎn)生兩個極性相反的電壓尖峰(負尖峰按前向傳播，正尖峰按反向傳播)。

 

反向串?dāng)_。上述模型導(dǎo)致的電容和電感藕合串?dāng)_電壓會在被干擾線的串?dāng)_位置產(chǎn)生累加效應(yīng)。所導(dǎo)致的反向串?dāng)_包含以下特性：反向串?dāng)_是兩個相同極性脈沖之和；由于串?dāng)_位置隨干擾脈沖邊沿傳播，反向干擾在被干擾線源端呈現(xiàn)為低電平、寬脈沖訊號，并且其寬度與走線長度存在對應(yīng)關(guān)系；反射串?dāng)_振幅獨立于干擾線脈沖上升時間，但取決于互阻抗值。

 

前向串?dāng)_。需要重申的是，電容和電感藕合式串?dāng)_電壓會在被干擾線的串?dāng)_位置累加。前向串?dāng)_包括以下一些特性：前向串?dāng)_是兩個反極脈沖之和。因為極性相反，因此結(jié)果取決于電容和電感的相對值；前向串?dāng)_在被干擾線的末端呈現(xiàn)為寬度等于干擾脈沖上升時間的窄尖峰；前向串?dāng)_取決于干擾脈沖的上升時間。上升沿越快，振幅越高，寬度就越窄；前向串?dāng)_振幅還取決于線對長度：隨著串?dāng)_位置隨干擾脈沖邊沿的傳播，被干擾線上的前向串?dāng)_脈沖將獲得更多的能量。

 

圖2：電容藕合式串?dāng)_。

 

圖3：電感藕合式串?dāng)_。

 

圖4：反向串?dāng)_。

 

圖5：前向串?dāng)_。

 

串?dāng)_的表徵

本節(jié)將透過幾個單層PCB上的測量實例來研究串?dāng)_的產(chǎn)生機制和前面介紹的幾種串?dāng)_類型。

 

儀器設(shè)置。為了在實驗室中有效地測量串?dāng)_，應(yīng)該使用測量頻寬為20GHz的寬頻示波器，并透過一個高品質(zhì)脈沖產(chǎn)生器輸出一個上升時間等于示波器上升時間的脈沖驅(qū)動被測電路。同時采用高品質(zhì)電纜、端接電阻和配接器連接被測PCB。

 

Tektronix 8000B系列儀器中安裝有80E04電子采樣模組，是測量串?dāng)_的儀器組合。80E04是一款雙通道采樣模組，包含一個TDR階躍電壓產(chǎn)生器，能產(chǎn)生上升時間為17ps的250mv窄脈沖，并以50歐姆的源阻抗輸出。測試人員只需連接待測PCB即可。

 

前向串?dāng)_測量。如果只是測量前向串?dāng)_，需將所有走線進行端接以消除反射。前向串?dāng)_應(yīng)在良好端接的被干擾線的末端測量。儀器設(shè)置見圖6。

 

圖6：前向串?dāng)_的測量。

 

如果互電感比互電容藕合的串?dāng)_大，那么在干擾脈沖的上升沿處串?dāng)_脈沖應(yīng)為負，寬度等于干擾脈沖的上升時間。圖中儀器顯示的就是一個振幅為48.45mV的負脈沖(C4)。干擾脈沖振幅為250mV，而串?dāng)_振幅將近50mV，因此該干擾脈沖的快速邊沿在被干擾線上產(chǎn)生了20%的串?dāng)_。見圖7。

 

圖7：測量得到的前向串?dāng)_。

 

由于測量時來自80E04的輸入階躍電壓具有非常快的邊沿，因而得到的串?dāng)_過大，并不能代表實際邏輯電路中的驅(qū)動訊號。例如，如果驅(qū)動訊號來自一個1.5ns的CMOS閘，產(chǎn)生的串?dāng)_脈沖就更寬，振幅也更小。要使測量能夠展現(xiàn)出這種情況，可利用儀器的定義演算法(Define Math)功能在訊號擷取之后增加一個低通濾波器。圖7中的M1波形(白色)給出的就是經(jīng)濾波后的測量結(jié)果。需要注意的是M1在垂直方向比未經(jīng)濾波的波形敏感10倍。

 

盡管數(shù)學(xué)分析已經(jīng)證明，訊號擷取后進行低通濾波這種技術(shù)的效果與對連接到線上的干擾脈沖進行實體濾波的效果是相同的，但以下幾步測量卻更有說服力：

 

1. 測量由兩個上升沿一快一慢而振幅相同的干擾脈沖導(dǎo)致的串?dāng)_；

2. 然后將上升沿快的干擾脈沖導(dǎo)致的串?dāng)_透過低通濾波變至慢上升沿干擾脈沖的串?dāng)_，最后檢查結(jié)果(圖8為儀器上顯示的測量結(jié)果)；

 

圖8：前向串?dāng)_的后濾。

 

3. 黃色波形(R2)是慢沿干擾脈沖，紅色波形(R3)是由它導(dǎo)致的串?dāng)_；

4. 綠色波形是快沿TDR脈沖(R1)，白色波形(R4)是由它導(dǎo)致的串?dāng)_；

5. 藍色波形是由白色波形濾波后減緩了脈沖上升沿得到的波形，它代表了對串?dāng)_進行后濾波的結(jié)果。圖中顯示的紅色和藍色兩個串?dāng)_波形是以相同的電壓刻度顯示的。

 

反向串?dāng)_測量

單測反向串?dāng)_時，需將干擾線與被干擾線均端接一個50歐姆的電阻以消除反射。測量應(yīng)在被干擾線的左端進行，如圖9所示。

 

圖9：反向串?dāng)_的測量。

 

反射脈沖的振幅很低，寬度是線長的兩倍，因為在走線末端的串?dāng)_必定要傳回走線源端。圖10顯示的是反向串?dāng)_的測量情況，圖中沿干擾脈沖產(chǎn)生的串?dāng)_約為10mV，相當(dāng)于干擾脈沖振幅的4%。反向串?dāng)_的振幅與干擾脈沖的上升時間無關(guān)。

 

圖10：測量得到的反向串?dāng)_。

 

圖10中，下面兩個波形為慢沿脈沖產(chǎn)生的串?dāng)_和快沿脈沖產(chǎn)生的串?dāng)_經(jīng)后濾波得到的波形，它們的振幅都是6.5mV。走線線長與干擾脈沖上升時間的差距使得慢沿脈沖產(chǎn)生的反向串?dāng)_振幅較小。因為此時干擾脈沖的上升時間要大于走線的線長，故脈沖邊沿沿走線方向回傳到走線源端時還未到達振幅頂點。圖11所示為利用一臺200ps上升時間產(chǎn)生器(DG2040)和80E04采樣模組的17ps產(chǎn)生器的輸出作為干擾脈沖時得到的串?dāng)_測量結(jié)果。圖中顯示的3個串?dāng)_波形均采用5mV/div的電壓刻度。其中，白色波形是上升時間為17ps的干擾脈沖產(chǎn)生的串?dāng)_經(jīng)波形計算功能后濾波(post filtering)到200ps上升時間的結(jié)果。這些測量都證實，除非干擾脈沖的上升時間超過走線長度，否則該上升時間并不能影響反向串?dāng)_。而如果干擾脈沖的上升時間超過走線長度，那么產(chǎn)生的反向串?dāng)_振幅較小，因為在此情況下脈沖邊沿走過整條走線都還不能達到振幅頂點。

 

圖11：反向串?dāng)_與訊號上升時間是相互獨立的。

 

電路設(shè)計對串?dāng)_的影響

雖然透過仔細的PCB設(shè)計可以減少串?dāng)_并削弱或消除其影響，但電路板上仍可能有一些串?dāng)_殘留。因此，在進行電路設(shè)計時，還應(yīng)采用合適的線端負載，因為線端負載會影響串?dāng)_的大小和串?dāng)_隨時間的弱化程度。下面是一個測量實例，它揭示了走線末端與邏輯閘電路輸出處的線端負載會怎樣衰減串?dāng)_并減弱形成串?dāng)_的成因。